تحقیق درباره حلقه قفل شده فاز

تحقیق درباره حلقه قفل شده فاز

مقدمه
یک حلقه قفل فاز یا حلقه قفل شده در فاز (Phase Locked Loop)(PLL) یک سیستم کنترلی الکترونیکی است ، که یک سیگنال قفل شده فاز متناسب با ورودی یا مرجع (reference) ، می‌سازد . PLL در یک فیدبک منفی مشترک توسط مقایسه خروجی «اسیلاتور کنترل شونده با ولتاژ (VCO)» و ورودی فرکانس مرجع ، با آشکارساز فاز ، انجام می‌پذیرد . آشکارساز فاز برای هدایت فاز اسیلاتور ، به سیگنال مرجع ورودی ، استفاده می‌شود . این نوع از مدارات بطور گسترده در رادیو ، ارتباطات مخابراتی ، کامپیوترها و دیگر کاربردهای الکترونیکی استفاده می‌شود ، که به این ترتیب است :
o ساخت یک یا چند فرکانس ،که از لحاظ پایداری و ثبات به فرکانس مرجع برسد.
o آشکارسازی یک فرکانس خاص
o باز گرداندن یک کلاک یا کریر به حالت اول خود

فصل اول :
حلقه قفل شده در فاز (Phase Locked Loop)(PLL)

حلقه قفل شده فاز (PLL)
عموماً از PLL برای پیدا کردن دنباله فرکانسی و زاویه فاز منبع ولتاژ استفاده می-شود. و بدین وسیله هرگونه تغییری در وضعیت سیستم، آشکارسازی می¬شود. PLL سیستم کنترلی حلقه بسته¬ای است که سیگنالی با فرکانس و زاویه¬فاز سیگنال ورودی تولید می¬کند. قسمت¬های داخلی PLL را می¬توان به آشکارساز فاز، نوسانساز متغیر و مسیر فیدبک تقسیم کرد. PLL فرکانس و زاویه فاز نوسانساز داخلی خود را تا زمانی که با فرکانس و زاویه فاز سیگنال ورودی یکی نشده تغییر می¬دهد و از این طریق به تغییرات سیگنال ورودی پاسخ می¬دهد.

تحقیق درباره حلقه قفل شده فاز
نمونه¬ای PLL در شکل زیر نمایش داده شده است. زاویه فاز سیگنال ورودی با فیدبک خروجی نوسانساز مقایسه می¬شود و متناسب با اختلاف بین زاویه فاز ورودی و خروجی سیگنال خطا تولید می¬شود. خروجی آشکارساز فاز شامل مولفه¬های هارمونیکی است که توسط فیلتر پایین گذر عبور داده می¬شوند.

ولتاژ کنترل شده خروجی حلقه فیلتر ( که تابعی از فرکانس می باشد ) وارد نوسانساز شده و یک فاز خروجی تولید می¬کند. این سیگنال خروجی ( که به شکل زاویه فاز می باشد ) با یک فیدبک منفی به آشکارساز فاز برمی¬گردد. خروجی اسلاتور با ورودی مقایسه می¬شود، اگر فرکانس آنها متفاوت بود فرکانس اسیلاتور تغییر می¬کند تا با فرکانس ورودی برابر شود.

تــاریخچه:
تحقیقات اولیه در زمینه آنچه که به عنوان حلقه با فاز قفل شونده می‌شناسیم به سال ۱۹۳۲ بر می‌گردد ، یعنی زمانی که محققان بریتانیایی برای گیرنده سوپر هترودین Edwin Armstrong ، روش دیگری ، یعنی هوموداین را توسعه دادند در سیستم هوموداین یا سینکروداین یک اسیلاتور محلی به فرکانس مطلوب توان ورودی تنظیم شده و با سیگنال ورودی چند برابر می‌گردد . سیگنال خروجی حاصله شامل اطلاعات اصلی مدولاسیون صوتی می‌باشد . قصد ما این بود تا یک مدار گیرنده متناوبی را توسعه دهیم که به مدارهای میزان شده کمتری نسبت به گیرنده سوپر هترودین نیاز دارد . چون اسیلاتور محلی سریعاً از فرکانس خود خارج

تحقیق درباره حلقه قفل شده فاز

می‌شود برای اسیلاتور یک سیگنال (پیام) تصحیح خودکار تا آن را به مانند سیگنال مطلوب ، در فاز و فرکانس یکسان ، نگه دارد . این تکنیک در سال ۱۹۳۲ در مقاله‌ای توسط H.de Bellescise در مجله فرانسوی Onde Electriqu توصیف شد .

ساخـتـار و عـملـکرد:
مکانیزم‌های حلقه با فاز قفل شونده می‌تواند به عنوا ن مدارهای آنالوگ یا دیجیتالی اجرا شود . هر دو از این اجراها ، ساختار پایه‌ای یکسانی را بکار می‌برند .
بلوک دیاگرام
هر دو مدار PLL آنالوگ و دیجیتال سه قسمت اصلی دارند :
• یک آشکارساز فاز
• یک اسیلاتور الکترونیکی متغیر
• یک مسیر فیدبک (اغلب شامل یک تقسیم کننده فرکانس است)
قیاس مکانیکی:
میزان کردن یک سیم پیانو را می‌توان با عملکرد حلقه با فاز قفل شونده مقایسه کرد با استفاده از یک دیاپازول یا Pitch pipe برای بدست آوردن فرکانس مرجع ،کشش سیم بالا یا پایین تنظیم می‌شود تا اینکه فرکانس ضربه‌ای نارسا شده و شنیده نمی‌شود (اصطلاحاً این یک مثالی از «حلقه با فاز قفل شونده» فرکانس است زیرا فاز مرجع و سیم تنظیم کننده ، برای تنظیم پیانو جزئی و بی اهمیت هستند)
قیاسی دیگر ، هم‌زمان سازی بخش‌های چرخشی است . مثال رایج ، گیر افتادن هم‌زمان چرخ دنده‌ها در انتقال دستی یک اتومبیل است . زمانی که دنده‌ها به هنگام حرکت اتومبیل تغییر می‌کند ، چرخ دنده‌ها با سرعت‌های متفاوتی در چرخش هستند. این سرعت‌ها باید با هم منطبق باشند و دندانه‌های حلقه سنکروزاسیون ، قبل از اینکه تغییر کامل شود باید همراستا شوند . (یا صدای سابیده شدن به گوش خواهد رسید)

تحقیق درباره حلقه قفل شده فاز
حلقه با فاز قفل شونده دیجیتال:
مدارهای PLL دیجیتال اغلب به عنوان سینتی سایزهای کلاک اصلی برای میکروپروسسور ومؤلفه‌های کلیدی گیرنده/ فرستنده‌های ناهم‌زمان جامع (UARTs) بکار می‌رود . ساختار یک PLL دیجیتال ، شبیه PLL آنالوگ (و در بعضی موارد ساده از آن) است . مکانیزم کنترل در یک PLL دیجیتالی بصورت یک «ماشین حالت محدود» بکار می‌رود . آشکارساز فاز می‌تواند یک دستگاه سیستم سنجش و مقیاس ساده باشد . مؤلفه اسیلاتور متغیر PLL ، ممکن است با استفاده از یک منبع زمانی (همانند یک اسیلاتور کریستالی) ، دو کانتر (بالا و پایین رونده) و یک سیستم مقایسه کننده دیجیتالی ، کار کند میزان زیادی از یک PLL دیجیتالی با به کار بردن سیستم‌های منطقی قابل برنامه ریزی خیلی کوچکی اجرا می‌شوند .
حلقه با فاز قفل شونده آنالوگ: طرح پایه
PLLهای آنالوگ بطور کلی از یک آشکارساز فاز ، فیلتر پایین گذر و اسیلاتور کنترل شده با ولتاژ (VCO) ساخته شده اندکه در یک وضعیت فیدبک منفی قرار دارند . ممکن است در مسیر فیدبک یا در مسیر مرجع یا هردو مسیر یک تقسیم کننده فرکانس وجود داشته باشد ، تا کلاک خروجی PLL را به عدد صحیح چند مبنایی تبدیل کند . یک عدد مضرب غیر صحیح از فرکانس مرجع می‌تواند با جایگزینی تقسیم بر کانتر N در مسیر فیدبک با یک کانتر شالوینگ ضربه قابل برنامه ریزی ، بوجود آید . این تکنیک معمولاً به ترکیب کننده

تحقیق درباره حلقه قفل شده فاز

پسورد فایل: www.bazaarfile.ir